page-tables

2Hitze

1Antwort

Warum wird Seitengröße als Teil der Befehlssatzarchitektur angegeben?

Ich versuche zu verstehen, warum Seitengröße als Teil einer ISA angegeben ist. Genauer gesagt, ich bin auf der Suche nach Details, wo eines der Hardwaremodule (MMU, TLB) (abgesehen von dem Betriebssys

2Hitze

1Antwort

Hierarchical Seitentabelle im OS-Speicher-Paging

Jetzt studiere ich Memory Management in O in hierarchischer Seitentabellenstruktur, wenn es 32-Bit-Maschine ist, 4KB von page-size und 4B von page-entry Größe. warum Adresse werden die Bits geteilt 10

0Hitze

1Antwort

Werden die Speicherseiten, die zu einer geöffneten Datei gehören, als vm_area_struct verwaltet?

Da ich nur die erste Ausgabe des Buches: Understanding the Linux Kernel habe, habe ich etwas vom Quellcode von Linux 2.2.14 gelesen, der sehr alt ist. Aus dem Quellcode, denke ich, dass die Speicherse

0Hitze

2Antwort

Arm64 Linux Page Tabelle Walk

Derzeit entwickle ich einige forschungsbezogene Programme und ich muss die pte von bestimmten Adressen finden. Meine Entwicklungsumgebung ist Juno r1 Board (CPUs sind A53 und A57) und es läuft Arm64 L

0Hitze

2Antwort

Seitentabelleneintragsgröße - warum eine Potenz von 2?

Ich löste eine Frage, wo die Größe der Seitentabellengröße nur 26 Bits benötigte - 22 für die physikalische Adresse und 4 für schmutzige Bits und so. Es wurde jedoch auf 32 aufgerundet - weil 26 keine

0Hitze

2Antwort

Wenn auf Speicher zugegriffen wird, wird die Seite Tabelle zugegriffen/dirty Bit unter einer Cache-Hit-Situation gesetzt?

Soweit ich weiß, beinhaltet ein Speicherzugriff der CPU CPU-Cache und MMU. Die CPU wird versuchen, ihr Ziel im Cache zu finden, und wenn ein Cache-Fehler auftritt, wird die CPU zu MMU wechseln. Währen

0Hitze

1Antwort

Wie hoch ist der Gesamtbetrag des virtuellen Speichers, der von einem Eintrag von Seitentabellen auf jeder Ebene abgedeckt wird?

Die folgenden Parameter gelten für ein System, das eine virtuelle 40-Bit-Adresse verwendet, und 1 GB physikalischen (Haupt-) Speicher. Die Wortgröße beträgt 64 Bit (8 Byte). Adressen zeigen auf Bytes

0Hitze

1Antwort

Virtuelle Adressen und Paging

Betrachten Sie einen Prozessor XYZ mit Adressbus und 24-Bit-Datenbus. XYZ bietet Unterstützung für den virtuellen Speicher und die Seitensuche. Für die Übersetzung von logisch zu physikalischer Adress

3Hitze

1Antwort

Gibt es eine Möglichkeit, die Seitentabelle des Betriebssystems für eine große Rust-Zuweisung vorab aufzufüllen?

Wenn Sie versuchen, einen großen Teil des Speichers mit einem der Rust-Speicherzuweisungsmechanismen zuzuweisen (einschließlich nächtlicher alloc_api), können Sie die Seitentabelle nicht vorab füllen,

2Hitze

1Antwort

(Paging) Hat jede Seite einen Offset?

PS: Ich weiß wirklich nicht, ob das nicht-Thema ist (ich lese die Frage Hilfe), aber ich sah eine Frage auf der Website des gleichen Themas (aber nicht die gleiche Frage) und es warn 't als Off-Thema