Ich möchte eine MOORE FSM implementieren, die die Min und Max eines Arrays von 10 Elementen findet, indem sie 2 immer Blöcke verwendet, beide verwenden die gleichen Zustände, aber auf verschiedenen Hälften des Arrays. Funktioniert es, wenn ich die gleichen Zustandsnamen in beiden immer Blöcken verwende, aber mit verschiedenen Implementierungen (jede von ihnen betrifft unterschiedliche Register)?Moore Maschine, Verilog
-1
A
Antwort
0
Ja, es ist möglich. Wenn Sie es auf diese Weise tun, ist der Code vielleicht verständlicher, da Sie die Implementierung jedes Registers verstehen.
parameter S_START = 0,
S_DO_SOMETHING = 1,
S_DO_ANOTHER = 2,
S_END = 3
integer current_state = S_START;
always @ (posedge clk)
case (current_state):
// define state transitions
endcase
always @ (posedge clk)
case (current_state):
// modify a register according to state
end
always @ (posedge clk)
case (current_state):
// modify another register according to state
end
nur sicherstellen, dass jedes Register nur an einem immer Block geändert wird.
Verwandte Themen
- 1. Boyer-Moore Galil Regel
- 2. Boyer Moore dynamische Array-Implementierung
- 3. Boyer und Moore Algorithmus, Verschiebung Tabelle Berechnung
- 4. Boyer-Moore String Matching - Gute Suffix-Verschiebung
- 5. Verbesserung der Boyer-Moore-Saiten-Suche
- 6. Moore-Penrose-Matrix invers in R
- 7. Verilog Datentypen
- 8. Verilog-Simulationsfehler
- 9. Verilog Fragen
- 10. Lernressourcen Verilog
- 11. Verilog-Taktgeneratorfehler?
- 12. OAuth-Maschine-zu-Maschine-Kommunikation
- 13. Aufgabe in Verilog
- 14. Verilog Quellcode für MIPS
- 15. Verilog Array Zuordnung
- 16. Verilog Vektor inneres Produkt
- 17. Datenübertragung zwischen Modul - Verilog
- 18. Automatisches Verilog-Codegenerierungsproblem
- 19. Infrarot-Ausgang in Verilog
- 20. Modul innerhalb von Verilog
- 21. Verilog: === Operator funktioniert nicht
- 22. System Verilog - Warteanweisungen
- 23. Structural Verilog Counter Initialisierung
- 24. TESTBENCH in Verilog
- 25. Verilog Multiplikationsergebnisse ist Null?
- 26. BCD Adder in Verilog
- 27. Ändern Verilog-Modus Einrückung
- 28. VHDL/Verilog verwandte Programmierforen?
- 29. RISCV VERILOG HDL-Code
- 30. Verilog: Der Speicherblock Instanziierung
Nicht verstanden !! –