Der Umordnungspuffer kann nicht mehr als drei Lesevorgänge pro Taktzyklus von Registern verarbeiten, die in letzter Zeit nicht geändert wurden.Neuordnung des Puffers und nicht geänderte Register
Das kommt von Agner Fog's material. Aber mein Zweifel ist: Warum ist wichtig, wenn Register geändert wurden? Wieso spielt das eine Rolle?
Erstens, das gilt nur für Pre-Sandybridge Intel P6-Familie Mikroarchitekturen. (PPro zu Nehalem).
Die AMD-, Intel P4- und Intel Sandybridge-Familie verwenden ein physisches Registerdatei-Design. SnB-Familie hat keine Engpässe auf Register lesen Ports.
Kürzlich modifizierte Architekturregister ihre Daten im Flug von einer Ausführungseinheit zu dem nächsten in dem Umgehungsnetzwerk weitergeleitet werden, und nicht aus dem ROB gelesen werden muß.
Bitte empfehlen Sie mir etwas über Mikroarchitekturen (möglicherweise kurz;)) – Gilgamesz
@Gilgamesz: Äh, lesen Sie Agner Fog Mikroarchitektur Guide, die Sie bereits sind, nicht wahr? Oder ist das der Ratgeber "Optimierung der Montage"? Beginnen Sie mit dem Sandybridge Abschnitt, da dies der wichtigste relevante Tag in diesen Tagen ist. Wenn Sie einmal verstanden haben, wie die Pipeline Anweisungen handhabt, wird der Hinweis in der optimierenden asm-Anleitung sinnvoller. –
ok, danke :):) – Gilgamesz
Der Kontext Ihrer Aussage ist nicht klar, aber ich nehme an, er bezieht sich auf die Tatsache, dass frühere Pentiums die Anzahl der permanenten Register Lese auf drei erhöht in der Hoffnung, dass drei Register Lese-Ports ausreichen würde Register Lesestände zu verhindern. –