Schätzung des Stromverbrauchs aus der Anzahl der FLOPS (Fließkommaoperationen)?

Question

Ich habe wie viele Flops (Floating-Point-Operationen) jede meiner Algorithmen verbrauchen,

• ich, wenn ich diese Algorithmen auf FPGA implementieren fragen, extrahiert oder auf einer CPU, vorhersagen kann (ungefähr zumindest), wie viel Leistung wird konsumiert werden?

Beide Leistungsschätzung in CPU oder ASIC/FPGA sind gut für mich. Ich suche etwas wie eine Formel. Ich habe this journal paper, für Intel-CPUs. Es gibt den Stromverbrauch pro Befehl (nicht nur Gleitkommaoperation, sondern alle Befehle zur Adressierung, Steuerung, usw.), also brauche ich etwas allgemeineres, um basierend auf FLOPS nicht die Anzahl der Anweisungen des Codes in einem speziellen Prozessor zu liefern.

Answer 1

Re CPU: Das ist mit modernen Architekturen nicht wirklich möglich. Angenommen, Ihr Programm läuft auf Bare-Metal-Systemen (d. H., Sie vermeiden die Komplexität moderner Betriebssysteme, anderer Anwendungen, Interrupt-Verarbeitung, Optimierung von Compilern usw.). Schaltkreise, die nicht verwendet werden, arbeitet der moderne Prozessor mit einer reduzierten Leistung. Es gibt auch Hardware-Stromsparzustände wie P (Power) und C (Sleep), die instruktionsunabhängig sind und Ihren Stromverbrauch sogar mit der gleichen Befehlssequenz variieren. Selbst wenn wir davon ausgehen, dass Ihre App CPU-gebunden ist (dh, es gibt keine langen Zeiträume, in denen der Prozessor in die Stromsparmodi der Hardware wechseln kann), können wir den Stromverbrauch nur auf statistischer Ebene schätzen. Befehlsströme sind Pipeline-, Out-of-Order-, Fused-, usw. Und dies beinhaltet nicht einmal die Speicherhierarchie, etc.

FPGA: Oh, heck. Meine Erfahrung mit FPGA ist so alt, dass ich wirklich nicht von wann sagen möchte. Alles, was ich sagen kann, ist der Weg zurück, als riesige Monster die Erde durchstreiften, man konnte den Stromverbrauch schätzen, da man das Schaltungsdesign und den Stromverbrauch von Ein- und Ausgängen kannte. Ich kann mir nicht vorstellen, dass es in modernen FPGAs keine modernen Stromspartechnologien gibt. Doch was kleine Literatur, die ich gescannt habe, bedeutet, dass viele FPGA-Power-Technologie auf A-priori-Analyse und Optimierung basiert. Siehe Design techniques for FPGA power optimization und 40-nm FPGA Power Management and Advantages. (Ich habe übrigens gerade eine schnelle Suche und einen Scan der Papiere gemacht, also denke nicht zu sehr an meine Schlussfolgerung.)