entity blabla is
generic(
register_width : integer := 32;
--Assuming register_width > 4
constant AVAILABLE_FOR_USER : integer := register_width - 4 --allowed in 2008
);
port (
clk : in std_logic;
rst : in std_logic;
reg : out std_logic_vector(AVAILABLE_FOR_USER-1 downto 0)
);
end blabla;
Was wäre der Grund, eine Konstante in einem generischen Block zu verwenden, wenn die Instanz sie einfach überschreiben kann?VHDL-Konstante in Generics
Gibt es eine Möglichkeit, eine Konstante zu erstellen, die auf einem generischen Objekt basiert, das bei der Instanziierung nicht überschrieben werden kann?
oder mein oben genanntes Beispiel Ich kann einfach die Berechnung jedes Mal ersetzen, wenn ich die Konstante verwenden möchte, aber das scheint nicht elegant und wenn mein Zustand ändert, könnte es eine Menge Nacharbeit und mögliche Fehler verursachen es wächst der Code
Danke. Das macht Sinn –