0
Wie viele Bits gibt $ Echtzeit zurück in Verilog und Systemverilog?
A
Antwort
0
Von sutherland hdl quick ref. 40 Pg im doc, 44 in einem PDF-Viewer
http://www.sutherland-hdl.com/pdfs/verilog_2001_ref_guide.pdf
$ time
$ stime
$ Realtime
Gibt die aktuelle Simulationszeit als 64-Bit Vektor, eine 32-Bit-Ganzzahl oder eine reelle Zahl.
Der zurückgegebene Wert wird auf Ihrem timescale abhängen. Wenn die Zeitskala 1ns/1ps beträgt und Sie 1 us ausgeführt haben, erhalten Sie 1.000.000 zurück.
2
$realtime gibt keine Bits zurück, es gibt eine Gleitkommazahl mit doppelter Genauigkeit zurück, die 1 Bit für das Vorzeichen, 11 Bit für den Exponenten und 52 Bit für die Mantisse erfordert. Sie können nicht auf einzelne Bits einer reellen Zahl zugreifen, so dass die Gesamtzahl der Bits irrelevant ist.
Verwandte Themen
- 1. $ size, $ bits, verilog
- 2. Verkettung von RAM-Bits in Verilog
- 3. Dynamische Array von Bits als String in SystemVerilog formatieren
- 4. Synthetisierbare Verzögerung in Verilog
- 5. Wie viele Wörter passen in 4 Bits
- 6. Wie viele Objekte gibt Facebook standardmäßig zurück?
- 7. MongoDB gibt viele Daten zurück
- 8. Geschweifte Klammern in Verilog
- 9. Gaußsche Rauschen in SystemVerilog
- 10. Wie viele Bits ist ein "Wort"?
- 11. Bit-Datentyp in SystemVerilog
- 12. Random WIDTH-Maske in SystemVerilog
- 13. msb des Signals in Sytem Verilog ohne $ Bits mit
- 14. uvm_event und system verilog event difference
- 15. Else Körper in Systemverilog Ausführung
- 16. Warum gibt SQL zu viele Ergebnisse zurück?
- 17. Verilog: Speichern Sie Bits in einem bestimmten Bereich von Bits eines initialisierten Moduls
- 18. SystemVerilog-Programmblock vs. traditionelle Testbench
- 19. vs entpackte Vektoren verpackt in Systemverilog
- 20. VHDL/Verilog verwandte Programmierforen?
- 21. Änderung der Variablenbezeichnung im SystemVerilog
- 22. modelsim verilog vsim-3365 zu viele Port
- 23. Aufruf questa sim Befehle von SystemVerilog Prüfstand
- 24. Wie ein Array von Bit-Arrays in Verilog randomisiert?
- 25. Wie man statischen Konstruktor in SystemVerilog nachahmt?
- 26. Verilog-Array-Belegungen
- 27. Verilog: Gibt es ein Idiom für einen inkrementierenden Kompilierzeitzähler?
- 28. Brüche in Systemverilog anzeigen
- 29. Modelsim - zu viele Iterationen in der Simulation (Verilog)
- 30. Zugriffsspezifizierer in SystemVerilog
Vertrauen dave. Ich mache. –