Was ist der Unterschied zwischen Verilog! und ~?

Question

Es endete also, dass der Fehler, der mich tagelang gehalten hatte, ein Codeabschnitt war, der zu "False" ausgewertet werden und "True" auswerten sollte. Mein anfänglicher Code ging so etwas wie:

if(~x && ~y) begin 
    //do stuff 
end 

d Wenn x nicht ein und y ist nicht einer dann Sachen zu tun. Beim Durchlaufen des Debuggers stellte ich fest, dass, obwohl x 1 war, der Ausdruck in der if-Anweisung immer noch in TRUE resultierte und der nachfolgende Code ausgeführt wurde.

Allerdings, wenn ich die Aussage geändert:

if(x == 0 && y == 0) begin 
//do stuff 
end 

und auch versucht:

if(!x && !y) begin 
//do stuff 
end 

der Code innerhalb der if-Anweisung wurde nicht bewertet, die das erwartete Verhalten ist. Ich verstehe, dass ~ eine bitweise Negation ist und! eine logische Verneinung, aber sollte nicht (~ x & & ~ y) und (! x & &! y) zur gleichen Sache bewerten? Ich fürchte, die Codebasis ist zu groß, daher kann ich sie hier nicht einfügen, aber dies war die einzige Änderung, die ich vorgenommen habe, damit der Code so funktioniert, wie ich es beabsichtigt hatte. Vielen Dank.

---

Als Antwort auf eine der nachstehenden Bemerkungen: Ich habe einen Testfall erstellt, dieses Verhalten zu testen:

`Zeitplan 10ns/1ns

Modul test_negation();

integer x, y; 

initial begin 
    x = 1; y = 0; 

    if(~x && ~y) begin 
     $display("%s", "First case executed"); 
    end 

    if(!x && !y) begin 
     $display("%s", "Second case executed"); 
    end 

    if(x == 0 && y == 0) begin 
     $display("%s", "Third case executed"); 
    end 
end endmodule 

Und seltsam genug, „Erster Fall ausgeführt“ wird das ursprüngliche Verhalten ich beobachtet, um zu bestätigen gedruckt.

Answer 1

Das ! Symbol steht für boolesche oder logische Negation. Für jeden Wert von x, der nicht Null ist, !x wird zu Null oder Falsch ausgewertet, und wenn x Null ist, wird !x zu eins ausgewertet, oder wahr.

Das Symbol ~ steht für eine bitweise Negation. Jedes Bit in dem Wert wird umgeschaltet, so dass für ein 16-Bit x == 0xA5A5, ~x zu 0x5A5A ausgewertet werden würde.

Die Bedingung if() erwartet einen Ausdruck, der als wahr oder falsch ausgewertet wird, wobei alles ungleich null (positiv oder negativ) wahr ist und null falsch ist.

Die && ist eine logische UND. Es benötigt zwei Ausdrücke, die zu eins oder wahr ausgewertet werden, wenn und nur wenn beide Ausdrücke wahr sind. Auch hier bedeutet "wahr" nicht null, positiv oder negativ.

alles gegeben, können wir die einzige Zeit ~x und !x auf den gleichen Wert sehen, dass zu bewerten ist, wenn x == -1 oder, wenn x nicht signiert ist, wenn x == MAX_UNSIGNED.

Answer 2

~ ist ein bitweiser Operator und gibt das Invert des Arguments zurück.

! ist ein logischer Operator und gibt ein einzelnes Bit zurück.

Beispiel:

reg [7:0] bit_wise, logic_op; 
initial begin 
    bit_wise = ~8'hA1; // bit_wise == 8'h6E 
    logic_op = !8'hA1; // logic_op == 8'b00 
    $display("bit_wise:%h logic_op:%h", bit_wise, logic_op); // bit_wise:5e logic_op:00 
end 

Für Ihr Beispiel:

if(~x && ~y) begin 
    //do stuff 
end 

Ist das Gleiche wie:

if(x!='1 && y!='1) begin // '1 means the with of x all 1s and the with of y all 1s 
    //do stuff 
end 

Im Allgemeinen ist die beste Art der Programmierung logische Operatoren innerhalb if-Anweisungen zu verwenden ist . Verwenden Sie nur bitweise Operatoren mit Datenzuordnungsmanipulationen.

Answer 3

Ich sehe. Die Variable "x" in dem obigen Code war eine Verilog-Ganzzahl (integer x;). Eine Ganzzahl Variable wird jedoch durch Verilog als eine 32-Bit-Ganzzahl dargestellt. Also, obwohl x "1" war, wie ich beobachtet hatte, wird ~ x nicht zu "0" sondern "1111111111111111111111111111111110" führen! Und so ist es nicht verwunderlich, dass der Erste Fall ausgeführt wurde. Mein Fehler. Danke für alle Antworten.