0
Zunächst gibt es eine andere Frage mit dem gleichen Titel here. Es hat mir jedoch nicht geholfen. Ich habe jede Lösung ausprobiert, aber immer noch den gleichen Fehler.<signal> ist nicht konstant
Hier ist mein Modul:
module RGB(input logic clk,
output logic OE,
output logic SH_CP,
output logic ST_CP,
output logic reset,
output logic DS,
output logic KATOT);
Hier ist meine Logik ist:
logic [23:0]message;
logic [7:0] red;
logic [7:0] green;
logic [7:0] blue;
assign red = message[23:16];
assign green = message[15:8];
assign blue = message[7:0];
logic f;
logic e;
logic [7:0]counter;
int i = 1;
int a = 0;
int d = 0;
Last but not least, hier ist der Teil, wo ich immer diese Fehlermeldung:
[email protected](*)
begin
if(i > 3 & i < 28)
begin
DS <= message[i-3:i-3]; // Here is the error line 81
end
else
begin
DS <= 1'b0;
end
end
Vielen Dank Jungs, einen schönen Tag haben