VHDL "For" Loop Null Bereich

Question

Ich habe seit einigen Stunden bei diesem Problem stecken geblieben, und es scheint, ich kann die Lösung nicht finden, indem Sie suchen, d. H. Hier und bei Google nichts gefunden.

Hier ist mein Stück Code:

LIBRARY IEEE; 
USE IEEE.std_logic_1164.ALL; 
USE IEEE.numeric_std; 
USE work.arrays.ALL; 

ENTITY parallel IS 
    PORT (clk:IN std_logic; text:IN INT_ARRAY(119 DOWNTO 0); result:OUT INT_MATRIX_2D); 
END parallel; 

ARCHITECTURE arch OF parallel IS 
    COMPONENT unit_comparator IS 
    PORT (letter:IN integer; difference:OUT integer); 
    END COMPONENT; 
    SIGNAL temp: INT_MATRIX_2D := (others => (others => 0)); 
    SIGNAL temp_differences: INT_ARRAY(119 DOWNTO 0) := (others => 0); 
    BEGIN 
    PROCESS(clk) 
    BEGIN 
     IF(rising_edge(clk))THEN 
     FOR index IN 119 TO 1 LOOP 
      temp(temp_differences(index))(temp_differences(index - 1)) <= 
      temp(temp_differences(index))(temp_differences(index - 1)) + 1; 
     END LOOP; 
     result <= temp; 
     END IF; 
    END PROCESS; 
    wiring_loop: FOR index IN 119 DOWNTO 0 GENERATE 
    wiring_unit: unit_comparator PORT MAP (text(index), temp_differences(index)); 
    END GENERATE; 
END arch; 

Sie sehen, dass "FÜR Index IN 119 bis 1 LOOP"?

Der Compiler gibt einen „Bereich 119-0 ist Null“ Warnung (keine Zweifel, die ganze Sache nicht funktioniert, wie es sollte), die ich scheinen ein Problem Verständnis zu haben. Wenn es bei jedem Schritt durch die Schleife eine Ganzzahl gibt, die "index" zugewiesen ist, wie kann sie null werden (und es sagt, dass es bei jedem Schritt passiert!). Ich brauche ein festes Verständnis und keine einfache Lösung. (Hinweis: Alle verwendeten Module und Pakete sind getestet und funktionieren ordnungsgemäß!)

Vielen Dank!

Answer 1

Bereiche benötigen eine Richtung, die ihren Grenzen entspricht. Sie möchten 119 downto 1 oder 1 to 119. 119 to 1 ist kein Bereich, der zum Durchlaufen geeignet ist.