Ich dachte an ein synthesis Tool, das auf dedizierter Hardware basiert, um die Entwicklung eines RTL zu beschleunigen.Ist es möglich, einen HW-basierten Synthesizer für RTL zu erstellen?
- Gibt es HW-basierte Plattformen, die Synthese RTL?
- Kann approximatly schätzen ein, wie schnell ist es Synopsis Werkzeug
Die Idee ist eine Art Bootstrapping von VHDL/Verilog/netlist Synthesizer zu machen, eine Plattform, die implementiert eine große Zustandsmaschine macht in HW, dass die Sensibilisierung aller RTL (Writing a compiler in its own language zeigt die nahe Idee für SW-Welt).
Gute Frage ... Aber wenn es machbar war, könnte man es jetzt von den FPGA-Firmen mit seinen FPGAs kaufen? Zumindest ist der Marktbedarf da! – vermaete
Eine sehr gute Idee. Fast alle Stufen können effizient parallelisiert werden - Synthese (zumindest auf Modulebene), Karte, Ort und Route. Es ist jedoch nicht klar, ob dies auf einem einfachen Cluster einfacher sein wird. –