Tail-Chaining von Interrupts

Question

Was ist Tail Chaining von Interrupts, die von NVIC in ARM Cortex M3 unterstützt wird.

Answer 1

Tail-Chaining ist die Back-to-Back-Verarbeitung von Ausnahmen ohne den Overhead der Statusspeicherung und -wiederherstellung zwischen Interrupts. Der Prozessor überspringt den Pop von acht Registern und drückt von acht Registern , wenn er einen ISR verlässt und einen anderen eingibt, weil dies keinen Effekt auf den Stack-Inhalt hat. Cortex™-M3 Technical Reference Manual

was im Grunde bedeutet, anstehende Unterbrechungen Handhabung ohne das Stapeln zu wiederholen.

Ich empfehle dieses Buch, wenn Sie mehr wissen wollen:

The Definitive Guide to the ARM Cortex-M3

Answer 2

Wenn eine Ausnahme ist der Zustand in der Warteschlange, wenn eine andere Exception-Handler abgeschlossen wurde, statt in das unterbrochene Programm zurückzukehren, und dann eingeben Wenn die Ausnahmesequenz erneut auftritt, wird ein Tail-Chain-Szenario auftreten, bei dem der Prozessor nicht alle Registerwerte aus dem Stapel wiederherstellen muss und sie erneut zum Stapel zurückschieben muss. Die Tail-Chain-of-Exception-Funktion ermöglicht einen geringeren Overhead bei der Verarbeitung von Ausnahmen und eine bessere Energieeffizienz.