Generic Makefile Build-Verzeichnis Fehler

Question

Ich habe die folgende Verzeichnisstruktur für ein dummy C-Projekt.

. 
├── inc 
│   ├── getmsg.c 
│   └── getmsg.h 
├── makefile 
└── src 
    └── main.c 

Mein aktueller generic Makefile unten ist,

TARGET = main 

# finds all .c files, inc/getmsg.c src/main.c 
SOURCES := $(shell find * -name *.c) 
# converts all .c files to .o files, inc/getmsg.o src/main.o 
OBJECTS := $(SOURCES:.c=.o) 
# directories that contain .h files for gcc -I flag, inc/ 
HEADERS := $(dir $(shell find * -name *.h)) 

CC  = gcc 
CFLAGS = -Wall -std=c99 -iquote "$(HEADERS)" 

all: $(TARGET) 

%.o: %.c 
    $(CC) $(CFLAGS) -c $< -o $@ 

$(TARGET): $(OBJECTS) 
    $(CC) -o $@ $^ 

clean: 
    rm -rf $(shell find * -name *.o) $(TARGET) 

Das alles aber fein kompiliert es nur um die .o-Dateien in das gleiche Verzeichnis Dumps wie seine entsprechende C-Datei.

Ich möchte alle Objektdateien in einem Build-Verzeichnis abgelegt haben. Um dies zu tun, ändere ich die OBJECTS zu OBJECTS := $(patsubst %,build/%,$(notdir $(SOURCES:.c=.o))), die die Dateien build/getmsg.o build/main.o listet. Dann setze ich das %.o Ziel auf build/%.o: %.c.

Dies gibt jedoch No rule to make target 'build/getmsg.o' zurück. Daher kann die make-Datei die .o-Dateien nicht erstellen. Was fehlt mir hier?

Answer 1

Try

%.o: %.c 

zu

build/%.o: %.c