Logische Adresse in 2 Ebenen Paging

Betrachten Sie ein System mit 2-Ebene paging.Page Tabelle ist in 2K Seiten mit jeweils Größe 4 KW unterteilt. Die Größe des Seitentabelleneintrags beträgt 2W. Wenn PAS 64 MW ist, ist es in 16K-Rahmen unterteilt. Speicher ist wortadressierbar, Berechne die Länge der logischen Adresse (LA), der physikalischen Adresse (PA), der äußeren Seitentabelle (OPTS) und der inneren Seitentabelle (IPTS).Logische Adresse in 2 Ebenen Paging

Was ich tat -

PAS=64MW= 2^26 
Thus,PA=26 Bits 

LAS = Page Size* No. of Pages * Page Table Entry Size 
    = 4KW * 2K * 2W 
    = 2^23 
Thus LA=23 bits.

Die Antwort ist wie folgt:

1.LA=35 bits 

2.PA=26 bits 

3.OPTS=4KW 

4.IPTS=8KW

Ich kann nicht erkennen, wie hat LA 35 Bit anstelle von 22 Bit wird. Wie verteilt sich LA in Bezug auf P1, P2 & d? Kann mir jemand helfen ?

Quelle

2017-03-25 Buckster

Diese Frage ist unsinnig. Ich könnte eine ganze Reihe von Problemen lösen, ich mache nur eine: Die Länge einer physikalischen Adresse ist vollständig systemspezifisch und kann nicht aus dieser Art von Daten berechnet werden. Ich bin immer wieder erstaunt über die nutzlosen Fragen, die den CS-Studenten gestellt werden. – user3344003

Es sollte 34 und nicht 35 sein. Die 35 Antwort ist falsch. –

@ user3344003 Nur ein Vorgeschmack auf das theoretische Betriebssystem. –

Größe page = 4KW = 2^12 W. Dies bedeutet, dass offset(d)12 bits ist.

Nehmen wir an, dass LAS(logical address space) aus insgesamt 2^x Seiten bestehen. Weil es 2 level paging ist, haben wir

((2^x)*2)/(size of 1 page) = 2K pages

Das bedeutet, dass 2^(x + 1 - 12) = 2^(11). Deshalb haben wir x = 22. Daher ist der logische Adressraum = 22 + 12 = 34bits

Quelle

2017-03-26 06:01:21

Logische Adresse in 2 Ebenen Paging

Antwort

Verwandte Themen