0Hitze
1Antwort
SVA-Eigenschaft für eine einfache Wellenform
1Hitze
2Antwort
Clock Domain Crossing für Puls- und Pegelsignal
0Hitze
1Antwort
Timing für ASIC Design, richtige Taktung für eine D/A
1Hitze
3Antwort
-1Hitze
2Antwort
Konvertieren asynchronen aktiven Low-Set-D-Flipflop zu asynchronen aktiven High-Reset D-Flipflop
-1Hitze
1Antwort
Welcher Typ von asynchronem Reset für Flop ist besser? active low oder aktiv high
1Hitze
2Antwort
-2Hitze
1Antwort
Verilog [Quer Modul Auflösung Fehler], wenn die Erweiterung der Definitionen
0Hitze
1Antwort
VHDL: Wie überspringe ich schnell Register, die mir egal sind?
2Hitze
1Antwort
Bit Breite unterscheidet sich in Verilog