Können wir den ternären Operator in einem immer Block verwenden? Ist MOD (%) Operator synthetisierbar?

Question

Ich versuche, einen ternären Operator in einem immer Block zu verwenden, ist es synthetisierbar. Und ist MOD (%) Operator in Verilog synthetisierbar? weil, wenn ich den Code simuliere, scheinen die Resultate korrekt zu sein und wenn es in Hardware implementiert wird, wirkt es komisch. Ich habe einige studiert, wo dieser Teilungsoperator auch nicht synthetisierbar ist, es sei denn, der Teiler ist eine Zweierpotenz. Stimmt das? Ich benutze vivado Werkzeug, um meinen Code zu synthetisieren.

Answer 1

Nach meinem Wissen ist ternärer Operator synthetisierbar, da er theoretisch auf einen einfachen 2 * 1 Multiplexer abgebildet werden kann.

Ich bin mir nicht sicher, aber Mod (%) Operator wird nicht synthetisierbar sein. Multiplikation, Division, Modulo, das sind Programmiertechnologien, aber für echte Hardware würden Sie tatsächlich eine Hardware benötigen, die Multiplikation oder Division oder Modulo-Operation durchführt. Also Tool kann diese Hardware nicht machen, nur um% in Ihrem Code.

Eine Referenz für synthetisierbaren Verilog-Konstrukte - http://asic-soc.blogspot.in/2013/06/synthesizable-and-non-synthesizable.html