2Hitze
1Antwort
VHDL Warnung Xst: 1293 FF/Latch hat einen konstanten Wert von 0
0Hitze
2Antwort
Vivado Synthese: komplexe Zuordnung nicht unterstützt
0Hitze
1Antwort
-1Hitze
1Antwort
Warum Latch für folgende Logik nicht abgeleitet wird?
1Hitze
1Antwort
0Hitze
1Antwort
Synthesis-fähiges 'X' oder ungültiges Eingangsdetektionssystem in Verilog
1Hitze
1Antwort
Was genau ist der Unterschied zwischen den Xilinx-Warnungen XST: 1710 und XST: 1895?
2Hitze
1Antwort
1Hitze
1Antwort
Was ist der Unterschied zwischen set_false_path Vs. set_clock_group?
0Hitze
1Antwort
verilog generate loop zuweisen Iterator width mismatch