Wie bidirektionale Stift (inout) in einer Verilog Aufgabe behandeln

Question

ich einen bidirektionalen Datenbus verwenden möchten, in den Code der controller.Here

module controller (clk, data_out); 
// Port Declaration 
input clk; 
inout [7:0] data_out; 

reg  [7:0] a; 
reg  [7:0] b; 
wire [7:0] c; 

// data should write to data_out (data_out act as output) 

task write; 
input c; 
begin 

assign data_out = a; 
data_out <= c; 

end 
endtask 

// data should read from data_out (data_out act as input) 

task read; 
output b; 
begin 

assign data_out = 8'bz; 
b <= data_out; 

end 
endtask 

endmodule 

, wenn ich das kompilieren ich einen Fehler bin immer sagen

LHS in prozeduraler fortlaufender Zuweisung darf kein Netz sein: data_out.

es sagt, es ist ein Fehler in assign data_out = a; und assign data_out = 8'bz; Ich weiß, in immer oder Anfangsblock durchgeführt werden, sondern in einer Aufgabe zuweisen, sollte diese Blöcke verwendet nutzlos/geben eroor

Dann, wie wir ändern können Richtungen des Busses in der Seite eine Aufgabe?

Answer 1

Sie sollten nicht in ersten und immer Blöcke zuweisen verwenden. Ich verstehe nicht, warum Sie es unbedingt in der Aufgabe haben wollen? Verwenden Sie einfach nur zuweisen. Der Assing-Wert für den bidirektionalen Port benötigt ein Flag, das angibt, welche Aktion - lesen oder schreiben - ausgeführt werden soll. Syntax ist wie:

assign bidir_port = [flag] ? a : 1'bz;