Wie berechnet man sin inverse (arcsin) in VHDL?

Question

Ich benutze Altera De0 Nano Soc FPGA und Quartus 16,1 Lite Edition. Nach einer Suche im Internet fand ich, dass sin, cos und atan Alteras CORDIC IP-Core kann direkt verwendet werden. Und auch gefunden Nachschlagetabelle (LUT) kann für sin oder cos verwendet werden (meist in Google verfügbar), aber wie man sin inverse (ARCSIN) in VHDL bekommen? Ich habe eine sin und cos Nachschlagetabelle gefunden, gibt es eine Möglichkeit, sin inverse zu generieren?

Answer 1

Ja, es ist möglich, eine Lookup-Tabelle für arcsin zu erzeugen.

1) Ermitteln Sie die Eingabegenauigkeit, dh wie viele Werte Sie in Ihrer Nachschlagetabelle behalten möchten. Zum Beispiel müssen Sie 11 Werte speichern, wenn Ihre Genauigkeit 0,1 ist.

arcsin(0), arcsin(0.1), arcsin(0.2), ..., arcsin(1). 

2) die Ergebnisse der arcsin Funktionen finden. Here ist eine Quelle, die ich durch googlen gefunden habe.

arcsin(0) = 0 
arcsin(0.1) = 5.7 
arcsin(0.2) = 11.5 
... 
arcsin(1) = 90 

3) Bestimme die Ausgangsgenauigkeit.

Wenn die Genauigkeit 1 ist, werden alle Werte auf ganze Zahlen gerundet.

arcsin(0.1) = 6 
arcsin(0.2) = 12 

Wenn die Genauigkeit 0,5 ist, sind die Ergebnisse wie folgt. Die Ausgabe benötigt 9-Bit-Größe für diese Genauigkeit. 8 Bits sind für den ganzzahligen Teil und 1 Bit ist für den Bruchteil.

arcsin(0.1) = 5.5 
arcsin(0.2) = 11.5 

4) Karte Eingangswerte an Adressen der Nachschlagtabelle. Zum Beispiel sollte es für 0,1 Genauigkeit wie folgt sein. Dieses Beispiel erfordert keine zusätzliche Nachschlagetabelle oder große Logik für die Adresszuordnung.

0 -> 0 
0.1 -> 1 
0.2 -> 2 
... 
1 -> 10 

5) diese Lookup-Tabelle wie die, die in VHDL Implementieren Sie für sin oder cos gefunden haben.

Answer 2

Ja, gibt es.

Zum Beispiel mit CORDIC ... Eine meiner ersten Treffer bei Google: A survey of CORDIC algorithms for FPGA based computer