Verfahren zum Zuweisen großer Werte in Verilog-Parameter

Question

Ich muss ein Array von Parametern mit großen Ganzzahl-Wert in Verilog deklarieren. Zum Beispiel

parameter real PARAM [0:2]= '{6.2e11 , 1e10, 2.5e9}; 

Wenn ich dies in Verilog-Synthese-Tool ausführt, zeigt es andere Werte. Liegt es daran, dass die Werte größer als 32 Bit sind? Was ist das Verfahren, um dem Parameter große Werte zuzuordnen?

Dank

Farhana

Answer 1

Synthese-Tools mit reellen Zahlen nicht funktionieren.