Wie Pseudozufallszahl in FPGA generieren?

Question

Wie Pseudozufallszahl in FPGA generieren?

Answer 1

Diese abgedeckt worden ist (ich würde für einen LFSR gehen): Random number generation on Spartan-3E

Answer 2

Wenn es nicht für Kryptographie oder andere Anwendungen mit einem intelligenten Gegner (zum Beispiel Glücksspiel) ist würde ich einen linear feedback shift register Ansatz.

Es verwendet nur exklusive oder und Verschiebung, so dass es sehr einfach ist, in Hardware zu implementieren.

Answer 3

Es gibt eine ausgezeichnete Xilinx Application Note zum effizienten Erzeugen von Pseudozufallszahlenfolgen in einem FPGA. Es ist XAPP052.

Answer 4

Wie andere bereits gesagt haben, können LFSRs für Pseudozufallszahlen in einem FPGA verwendet werden. Hier ist eine VHDL-Implementierung eines 32-Bit-LFSR mit maximaler Länge.

process(clk) 

    -- maximal length 32-bit xnor LFSR based on xilinx app note XAPP210 
    function lfsr32(x : std_logic_vector(31 downto 0)) return std_logic_vector is 
    begin 
    return x(30 downto 0) & (x(0) xnor x(1) xnor x(21) xnor x(31)); 
    end function; 

begin 
    if rising_edge(clk) then 
    if rst='1' then 
     pseudo_rand <= (others => '0'); 
    else 
     pseudo_rand <= lfsr32(psuedo_rand); 
    end if; 
    end if; 
end process;