Erkennen eines nicht zugewiesenen Registers in Verilog

Question

Ich beginne gerade, Verilog zu lernen, und ich bin auf eine Situation gestoßen, in der ich herausfinden möchte, ob einem Register noch kein Wert zugewiesen wurde. Zum Beispiel den folgenden Code angegeben:

reg [3:0] r; 
initial 
    begin 
     $display("r = %b", r); 
     if (r == 4'bxxxx) $display("success"); 
     else $display("failure"); 
    end 

Wenn ich diesen Code ausführen, bekomme ich diese Ausgabe:

r = xxxx 
failure 

Ich verstehe, dass ich nicht mit r 4'bxxxx vergleichen kann, und ich verstehe, warum ich kann das nicht tun. Gibt es eine andere Möglichkeit, ein nicht zugewiesenes Register zu erkennen?

Answer 1

Ich denke, dass Sie den dreifachen gleich === Operator dafür benötigen. Das Ergebnis von 1'bx == 1'bx ist x, das Ergebnis 1'bx === 1'bx ist true.

http://www.asic-world.com/verilog/operators1.html