0Hitze
2Antwort
SystemVerilog - Mit einer Enum können Sie eine Reichweite haben?
0Hitze
1Antwort
Declare Vektorgröße mit der Expression von erzeugen variable
-2Hitze
1Antwort
Lattice Diamond lässt mich Active-HDL nicht öffnen, es zeigt mir diese Nachricht
0Hitze
1Antwort
Wie verilog kompilierte Zeilen aus einer Verilog-Datei mit vielen Ifdef-Konstrukten ablegen?
0Hitze
1Antwort
Wie schreibe ich einen Verilog-Code im Zwei-Always-Block-Stil mit mehreren State-Regs?
0Hitze
1Antwort
Maske einige Bits in einem Vektor auf der Grundlage eines anderen Vektors
0Hitze
1Antwort
Verilog-Gatter-Definitionsdifferenz
2Hitze
1Antwort
Schreibe einen bitfields der reg über Alias-Namen in Verilog
1Hitze
1Antwort
Verilog Design von ALU mit FSM
-1Hitze
1Antwort
FSM des Miniprozessors steckt in Zweig-Gleichschleife