1Hitze
2Antwort
Lesen nach Schreiblatenz im asynchronen FIFO?
-2Hitze
2Antwort
Hex-Wert in Verilog erzeugen für Schleife
-2Hitze
1Antwort
Verilog-Code für alu mit Operanden, die von 2 Registern gesteuert werden
-2Hitze
1Antwort
Verilog Syntaxfehler in der Nähe von "<=" innerhalb einer case-Anweisung
-1Hitze
1Antwort
So erstellen Sie Lookup-Tabellen mit Ausnahme von case-Anweisungen
-1Hitze
1Antwort
-1Hitze
1Antwort
Wie funktioniert die Dateioperation in Verilog?
0Hitze
1Antwort
A reg ist keine juristische lvalue in diesem Zusammenhang [6.1.2 (IEEE)]
2Hitze
1Antwort
0Hitze
1Antwort
Ein ALU 1-Bit in Verilog in ALU 8-Bit umwandeln