Ich studiere gerade VHDL über SR Latch, und es kommt zu einem Teil, den ich nicht verstehe.VHDL ATTRIBUTE keep
Kann mir jemand erklären Was bedeutet ATTRIBUTE keep: boolean
und was macht es in VHDL?
Vielen Dank.
Ich studiere gerade VHDL über SR Latch, und es kommt zu einem Teil, den ich nicht verstehe.VHDL ATTRIBUTE keep
Kann mir jemand erklären Was bedeutet ATTRIBUTE keep: boolean
und was macht es in VHDL?
Vielen Dank.
Es ist ein benutzerdefiniertes Attribut, also nicht Teil des VHDL-Standards. Es wird typischerweise verwendet, um das Synthesewerkzeug anzuweisen, dass es ein bestimmtes Signal behalten soll, beispielsweise ein Flip-Flop, selbst wenn das Synthesewerkzeug bestimmt, dass das Signal während der Optimierung entfernt werden kann.
Für Altera Quartus Synthesewerkzeug, siehe diese Beschreibung: keep VHDL Synthesis Attribute